CEC 217 Computer Architecture Examen 2024
À propos de ce sujet
Examen 2024 de CEC217 (CEC 217) Computer Architecture (Niveau 200, Premier semestre), College of Technology - COT, University of Buea : ancien sujet disponible sur Shoracy. Corrigé proposé inclus.
Ouvre ce sujet dans l'appli sur votre téléphone.
University of Buea
College of Technology - COT
Computer Engineering - CET
Computer Architecture
Examen · Premier semestre · Niveau 200
Extrait du sujet
- 4.
Why are DRAMs frequently refreshed? a) Data is read and written b) they are transistors c) Has stronger storage capacity d) they are capacitors
- 8.
Which of the following registers commonly found in the input/output port space of a block transfer device is used to check if the Input / Output transfer is complete? a) Processor status word b) buffer address register c) action register d) status register
En bref
- Code du cours
- CEC217 (CEC 217)
- Type
- Examen
- Année
- 2024
- Niveau
- Niveau 200
- Semestre
- Premier semestre
- Corrigé proposé
- Inclus
Provenance
Université
University of BueaFaculté
College of Technology - COTDépartement
Computer Engineering - CET
Lisez CEC217 2024 dans Shoracy.
- Chaque page, avec un zoom pour les schémas et les petits caractères
- Le corrigé proposé, à portée de doigt
- Reste sur votre téléphone après la première ouverture, même hors ligne
Vous n'avez pas encore l'appli ?